



## تکنیک جدید مبتنی بر SystemC جهت تزریق خطا در مداری دیجیتال توکیبی

رضا امیدی قوشه‌بلاغع<sup>۱</sup>، کویریم محمدی<sup>۲</sup>

۱- دانشگاه علم و صنعت ایران، rezaoomidi@iust.ac.ir

۲- دانشگاه علم و صنعت ایران، mohammadi@iust.ac.ir

زبان شیوه‌ساز سخت افزار از طرف بستر تست مانند فراخوانی ModelSim از محیط MATLAB مستلزم جلسه کاری است که این امر زمان شیوه‌سازی تزریق خطا را بسیار افزایش می‌دهد<sup>[۶]</sup>. البته ابزارهایی نیز جهت تزریق خطا در محیط VHDL مانند GSTF مورد استفاده قرار می‌گیرد که نتایج گزارش شده برای تکنیک mutant نیز نشان دهنده رفع زمان طولانی شیوه‌سازی است [۷]. کتابخانه SystemC اساسا برای رفع نقص برنامه C جهت شیوه‌سازی بخش‌های زبان سخت‌افزار برای سیستم در تراشه (SOC) تعییه شده است در این مقاله با استفاده از کتابخانه SystemC روشی بر مبنای تکنیک اصلاح کد ارائه شده است. این روش قابلیت توسعه به صورت سلسله‌مراتبی را دارد و با توجه به اینکه نیازی به جلسه کاری بین دو نرم‌افزار نیست دارای سرعت بیشتری است و توسعه آن در مدارهای بزرگ‌تر به راحتی امکان‌پذیر می‌باشد. در ادامه این مقاله می‌خواهیم: مدارهای خودرس و دوپلکس، روش‌ها شیوه‌سازی خطا، محیط تزریق خطا بر مبنای SystemC، نتایج و چیدمان پیاده‌سازی.

### مدارهای خود رس (Duplex) و دوپلکس (Self Checking)

آشکارسازی هم‌زمان خطا تایید کننده نتایج حاصله از مدار طی عملکرد عادی آن می‌باشد. این نوع آشکارسازی به واسطه دونسخه-نویسی و مقایسه قابل اجراست اما این تکنیک مستلزم سربار بیش از ۱۰۰ درصد می‌باشد. برای دست‌یابی به طرحی با سربار سخت‌افزاری کمتر، طراحی مدار به صورت خودرس می‌تواند انتخاب مناسبی باشد. در طراحی خودرس، یک مدار پیچیده به بلوک‌های تابعی تشکیل-دهنده آن بخش‌بندی می‌شود و هر یک از این بلوک‌ها مطابق ساختار شکل ۳ پیاده‌سازی می‌گردد. این ساختار بلوک‌های تابعی را به گونه‌ای پیاده‌سازی می‌کنند که خروجی‌های حاصله متعلق به یک کد آشکارسازی خطا باشد تا بخش چک کننده که بر مبنای آن آشکارسازی هم‌زمان خطا را انجام می‌دهند.

### چکیده

در طراحی‌های نظامی و هوانوردی غالباً طراحان برای افزایش قابلیت اطمینان سیستم از روش‌های افزونگی یدکی یا موقت مانند افزونگی دوگانه یا افزونگی سه‌تایی استفاده می‌کنند مشکل این تکنیک‌ها هزینه اضافی می‌باشد که به سیستم تحمیل می‌گردد و طراح باید بین هزینه تحمیلی و قابلیت اطمینان حصول شده بتواند قیاس انجام دهد. بنابراین آنالیز عددی قابلیت اطمینان از جنبه‌های ضروری طراحی در این کاربردها می‌باشد. در این مقاله تکنیکی مبتنی بر کتابخانه SystemC جهت تزریق خطا ارائه شده است این تکنیک با توجه به قابلیت ادغام بستر تست در مدار تحت تست به مراتب از سایر روش‌های موجود از نظر توسعه راحتر و از لحاظ زمان شیوه‌سازی سریعتر می‌باشد. این تکنیک در مدارهای محک اجرا و نتایج در این مقاله گزارش گردیده است.

**واژه‌های کلیدی:** قابلیت اطمینان - تزریق خطا - SystemC

مقدمه

تزریق خطا برای ارزیابی درصد پوشش خطا و قابلیت اطمینان سیستم‌های هدف استفاده می‌شود. از بین روش‌های مختلف تزریق خطا روش شیوه‌سازی به دلیل انعطاف‌پذیری، مشاهده‌پذیری و کنترل‌پذیری بالا به صورت گسترده مورد استفاده قرار می‌گیرد. شیوه‌سازی تزریق خطا مختلف گیت، رجیستر و سیستم قابل اجراست. شیوه‌سازی تزریق خطا در سطح گیت قادر به آنالیز مشخصه و خطای المان‌های آی‌سی می‌باشد. اما این روش دارای محدودیت‌هایی مانند طولانی بودن زمان شیوه‌سازی و سختی توسعه برای مدارهای بزرگ می‌باشد. یکی از دلایل این امر عدم ترکیب بستر تست در محیط زبان توصیف سخت-افزار می‌باشد. بستر تست که یک زبان سطح بالا است جهت تزریق خطا مستلزم شیوه‌سازی مستقیم زبان سخت‌افزار یا فراخوانی برنامه شیوه‌ساز زبان مذکور می‌باشد. شیوه‌سازی مستقیم زبان سخت‌افزار در بستر تست توسعه مدار را مشکل‌تر می‌کند و نمی‌توان از مزیت سلسله مراتبی و ماژولار بودن برنامه‌های سخت‌افزار استفاده کرد. روش فراخوانی



شیوه‌ساز در نظر گرفته می‌شود. این دستورات در ورژن ۲.۲ کتابخانه SystemC وجود دارد<sup>[۳]</sup>. این روش نیاز به اصلاح و تغییر در مدل ندارد و از این نظر ساده‌تر می‌باشد و نسبت به روش‌های دیگر تعداد تکرارهای کمتری نیاز دارد. با این وجود برای این روش نیز محدودیت‌هایی -از جمله در ارائه مدل‌های مختلف خطا در متغیر- دائمی گزارش شده است<sup>[۴]</sup>. علاوه بر آن این تکنیک به شدت به قابلیت‌های شیوه‌ساز در ایجاد و مدیریت دستورات کاذب وابسته است<sup>[۵]</sup>.

### تکنیک ساختارهای تغییرپذیر و خرابکار

خرابکار (Saboteur) المان خاصی است که بین درایو و دریافت-کننده سیگنال قرار داده می‌شود و مشخصه این سیگنال از جمله منطق و زمان‌بندی آن را دست‌خوش تغییر می‌کند. در این روش بخش داخلی گیت‌ها و رجیسترها بدون تغییر باقی می‌مانند و صرفا سیگنال‌های بین المان‌ها متأثر خواهند شد بنابراین با افزایش تعداد سیگنال‌ها پیچیدگی این روش بیشتر خواهد شد. این روش مستلزم تشخیص سیگنال‌های مازول هدف می‌باشد<sup>[۳] و [۶]</sup>. همچنین با ساختار سلسله مراتبی و مازولار مورد استفاده در زیان‌های توصیف سخت‌افزار تطبیق ندارد. از سوی دیگر ساختارهای تغییرپذیر (mutant) شکل خاصی از توصیف المان‌های مداری است که در آن توصیف معمول المان‌ها با توصیفی جایگزین می‌شود به طوری که قابلیت تزریق خطا در خود المان فراهم می‌آید و این خطا در خروجی خود را نشان می‌دهد و المان‌هایی که از آن درایو می‌شوند متأثر خواهند شد. این روش در محیط HDL در مرجع [۵] و در محیط SystemC به صورت حالت خاص در کارت‌های هوشمند اجرا شده است. روش ارائه شده در این مقاله ساختارهای تغییرپذیر در محیط SystemC می‌باشد که مشابه محیط HDL توسعه پیدا می‌کنند بنابراین مزیت سلسله مراتبی HDL و قابلیت‌های بستر تست C را در هم تلفیق می‌کنند.

### محیط ارائه شده بر مبنای SystemC جهت تزریق خطا

جهت تزریق خطا در محیط SystemC ساختار شکل ۲ ترتیب داده شده است. این ساختار شامل کتابخانه المان‌ها، بستر تست، مدار تحت تست، مدار موید و مقایسه کننده می‌باشد. در ادامه هر یک از بخش‌ها به طور مختصر توضیح داده شده است.

کتابخانه المان‌ها: ابتدا هر یک از المان‌های مورد نیاز در مدار تحت تست تعریف و در کتابخانه قرار داده می‌شود این المان‌ها شامل توابع پایه مانند AND، OR، XOR و ... می‌باشند و پس از تعریف و افزوده شدن به کتابخانه به هر تعداد قابل جایگزینی (Instantiation) در هر یک از بخش‌های مدار تحت تست، مدار موید و مقایسه کننده می‌باشد. این شکل از جایگزینی مشابه توصیف ساختاری زیان‌های HDL می-

هدف غایی از طراحی مدارهای خودرس رسیدن به حالتی است که تحت عنوان TSC(Totally Self Checking) می‌شود. رسیدن به این هدف مستلزم این است که تحت هر خطای مدل شده، اولین خروجی معیوب و خطادار بلوک تابعی، در خروجی چک کننده خود را نشان دهد. برای دستیابی به این هدف بلوک تابعی باید دارای برخی ویژگی‌ها باشد.

ایمن در برابر خطا (Fault Secure): در برابر هر خطای مدل شده، خروجی‌هایی خطادار متعلق کد خروجی نباشد تا بر اساس آن بلوک چک کننده خطا را تشخیص دهد.

خودآزمایی (Self Testing): برای هر خطای مدل شده یک بردار ورودی طی عملکرد نرم‌الملوک مدار وجود دارد که بردار خروجی آن متعلق به کد خروجی نیست.

این ویژگی از خطاهای بیهوده اجتناب می‌کند چنین خطاهایی در مدار به صورت غیر قابل آشکارساز باقی می‌مانند و می‌توانند در ترکیب با خطاهای جدید در مدار، منجر به خطاهای چندگانه شوند که می‌تواند خاصیت ایمنی در برابر خطا را از بین ببرد. بنابراین ترکیب خواص خودآزمایی و ایمنی در برابر خطا (خاصیت TSC) بالاترین سطح از حفاظت را دارد.

TSC: مدار هم ایمن در برابر خطا است هم خودآزمایی خاصیت ایمنی در برابر خطا بسیار مهم تر از خودآزمایی است چرا که این خاصیت آشکارسازی هر تک خطایی را ضمانت می‌کند اما دستیابی به آن سخت‌تر است. خاصیت خودآزمایی، به ویژه برای خطاهای ابناشتنگی به آسانی قابل دستیابی است چرا که برای حذف خطاهای حشو کافی است مدار ساده‌سازی شود.

پس از طراحی مدار با استفاده از تکنیک‌های تحمل‌پذیری خطا ارزیابی خاصیت آن (ایمن در برابر خطا، خودآزمایی و ...) مستلزم استفاده از روش‌های تزریق یا آنالیز خطا می‌باشد. در ادامه نگاهی اجمالی به روش‌های تزریق خطا -بحث اصلی این مقاله- خواهیم داشت.

### روش‌های شیوه‌سازی خطا

تکنیک‌های شیوه‌سازی خطا بر مبنای ساختارهای تغییرپذیر، ساختارهای خرابکار و شیوه‌سازی دستوری قابل اجراست. مباحث الگوسازی محیط و ایجاد محیط واقعی جهت تزریق خطا خارج از بحث این مقاله می‌باشد. در ادامه تکنیک‌های شیوه‌سازی خطا توضیح داده شده‌اند.

#### تکنیک دستور شیوه‌ساز

تکنیک دستور شیوه‌ساز (Simulator Command) از دستورات درون-ساخت شیوه‌ساز جهت تزریق خطا در متغیرها و سیگنال‌های مدل تحت تست استفاده می‌کند. برای این منظور یک سری دستورات کاذب در

مدار مقایسه کننده بخش مقایسه کننده که در سیستم های دوپلکس نیز جهت آشکار سازی همزمان خطای استفاده می شود به صورت توصیف ساختاری از گیت های XOR و OR بر اساس المان های کتابخانه المان ها پیاده سازی شده است. اما چنانچه در شکل ۱ نیز نشان داده شده است ورودی های مربوط به خطوط خطای در این بخش نیز غیر فعال است دلیل این امر در محاسبات درصد پوشش خطای مشخص شده است. یک بودن خروجی این بخش نشان دهنده انتقال خرابی به خروجی (آشکار سازی خطای) و صفر بودن آن به معنای عدم آشکار سازی خطای تزریق شده می باشد.

### درصد پوشش خطای

برای تعیین درصد پوشش خطای در یک سیستم الکترونیکی دوپلکس به روش تزریق خطای می توان خطوط ورودی خطای در مدار موید و مقایسه کننده را نیز به بستر تست متصل کرده و تزریق خطای در آن بخش ها نیز انجام شود اما با فرض  $n_{IN}$ : تعداد ورودی های مدار ترکیبی،  $n_M$ : تعداد گیت های مدار تحت تست،  $n_C$ : تعداد گیت های بخش مقایسه کننده، این کار زمان لازم برای شبیه سازی تزریق خطای را از مرتبه  $2^{(n_{in} + 2n_M + n_C)}$  به مرتبه  $2^{(n_{in} + n_M)}$  افزایش می دهد.

با توجه به ساختار بخش مقایسه کننده مشخص می شود که مسیرها و المان های این بخش به گونه ای قرار گرفته اند که هر خطای واحد در خروجی قابل مشاهده است برای تست این فرضیه کافی است مدار تحت تست مدار مقایسه کننده قرار داده شود در این صورت درصد پوشش خطای با تزریق خطای در تمام بخش ها ۱۰۰ درصد خواهد بود.

در سیستم دوپلکس اگر احتمال رخداد خطای در خود ماثول  $P_f$  باشد احتمال رخداد خطای در بخش مقایسه کننده  $1-2P_f$  خواهد بود و این احتمال از رابطه زیر تعیین می شود.

$$P_f = \frac{\left\langle \sum_{i=0}^{i=n_M} Ng_i \right\rangle}{2 \left\langle \sum_{i=0}^{i=n_M} Ng_i \right\rangle + \sum_{i=0}^{i=n_C} Ng_{ci}} \quad (1)$$

رابطه (۱) احتمال خرابی را بر مبنای تعداد ترانزیستورهای هر بخش تشکیل شده است این تعداد به طور تقریبی متناسب با تعداد ورودی های آن گیت می باشد. در این رابطه  $Ng_i$  تعداد ورودی های گیت آم در مدار تحت تست و  $Ng_{ci}$  تعداد ورودی های گیت آم در بخش مقایسه کننده می باشد.

در صورتی که عدد گزارش شده از الگوریتم بستر تست نسبت به تعداد دفعات تزریق  $\mu$  باشد در این صورت درصد پوشش خطای برای سیستم دوپلکس از رابطه زیر تعیین می شود:

$$Fault\_Coverage = (2P_f)\mu + (1-2P_f) \quad (2)$$

باشد و می توان با استفاده از ابزارهای [۸] تبدیل برنامه از HDL به SystemC به صورت اتوماتیک انجام شود. تعریف هر المان برای قرار گرفتن در کتابخانه از دو بخش تشکیل می شود یک فابل هدر و یک فایل C++. در فایل هدر ورودی و خروجی های المان، لیست حساسیت و پروسه C++ تعیین می شود در این فایل علاوه بر ورودی های معمول گیت یک ورودی از نوع `BOOL` تعریف شده است در صورت یک بودن این ورودی خروجی گیت به صورت تصادفی در مقدار صفر یا یک قرار می گیرد (خطای `Sa0` و `Sa1` البته می توان به سادگی با تغییر نوع این ورودی به `sc_logic` گستره نوع خطای را افزایش داد اما هدف ما در این مقاله خطای انباشتگی در منطق صفر یا یک می باشد چرا که این نوع خطای بسیار شایع تر است. در فایل پروسه که نسبت به هر یک از ورودی ها و خط خطای حساس می باشد در صورت فعال بودن خط خطای (یک منطقی) خروجی گیت به صورت تصادفی یک یا صفر خواهد شد و در غیر این صورت خروجی معرف عملکرد واقعی گیت خواهد بود. نمونه ای از فایل هدر و پروسه آن برای گیت AND سه ورودی در شکل ۱ آمده است.

بستر تست: بستر تست وظیفه مدیریت ورودی ها، تزریق خطای و آنالیز خروجی های را بر عهده دارد. الگوریتم این بخش عبارت است:

- مقداردهی اولیه متغیرها (شامل: تعداد دفعات تکرار، تعداد دفعات آشکار سازی خطای، مقدارهای اولیه ورودی ها ...)
- قرار دادن بردار تصادفی در ورودی مدار تحت تست (ایجاد یک عدد تصادفی و تبدیل آن به لایه ک)
- انتقال تصادفی یکی از المان ها و فعلی سازی خطای در آن المان (اهمال انتقال هر المان متناسب با تعداد ترانزیستورهای آن می باشد)
- انتقال به اندازه یک سیکل (جهت مشاهده فرودی)
- ارزیابی فرودی مقایسه کننده
  - در صورت یک بودن افزایش شمارنده مشاهده خطای
  - عدد ۳ تغییر در شمارنده خطای در صورت صفر بودن
- تکرار مرامل قبل به تعداد دفعات تزریق، گزارش شمارنده خطای

مدار تحت تست: مدار تحت تست، توصیف ساختاری از مدار مطلوب جهت تست تزریق خطای می باشد. المان های مورد استفاده در این بخش از کتابخانه المان ها جایگذاری می شود. ورودی های این بخش به طور مستقیم از بستر تست اعمال می شود علاوه بر آن ورودی های مربوط به تزریق خطای نیز از بستر تست کنترل می گردد خروجی این بخش در اختیار واحد مقایسه کننده قرار می گیرد.

مدار موید: مدار موید از نظر ساختار کاملا مشابه مدار تحت تست می باشد. ورودی و خروجی های آن مشابه مدار تحت تست، به بستر تست و مقایسه کننده وصل اند با این تفاوت که ورودی های مربوط به خطای همگی دارای منطق صفر هستند و خطایی در این بخش تزریق نمی شود نتایج این بخش برای تایید درستی خروجی های مدار تحت تست استفاده می شود.


ارائه شد. این تکنیک با توجه به ادغام بستر تست در مدار تحت تست از یکسو و استفاده از ساختار ماژولار بودن توسعه از سوی دیگر نسبت به روش‌های مشابه راحت‌تر و سریع‌تر می‌باشد. با استفاده از این مکانیزم قابلیت اطمینان چند مدار محک ارزیابی و گزارش گردید.

### شکل‌ها و نمودارها


برای ارزیابی کارایی روش ارائه شده، مدارهای محک استاندارد ISCAS به کار برده شده‌اند [9] نتایج در جدول ۱ آمده است.

### نتیجه‌گیری

در این مقاله مکانیزمی مبتنی بر ساختارهای تغییرپذیر در محیط



شکل ۱: فایل هدر و پروسه C++ مربوطه برای گیت AND سه ورودی



شکل ۲: ساختار ارائه شده جهت تزریق خطأ در محیط SystemC



### جدول ۱: نتایج شبیه‌سازی توزیع خطا در مدارهای مختلف

Circuit	inputs	output	gates	gates in duplex	Fault Coverage	Simulation Time of Proposed Method <sup>+</sup>	Simulation Time of Duplex Method <sup>+</sup>
C17	5	2	6	13	75.01%	2.2 E-1	2.8 E+1
74182 : 4-bit carry-lookahead generator	9	4	19	45	81.61%	2.9 E+4	1.9 E+12
74283 : 4-bit adder	9	5	36	82	78.80%	3.8 E+9	2.7 E+23
74L85 : 4-bit magnitude comparator	11	3	33	72	50.12%	1.9 E+9	1.0 E+21
4-bit fast carry skip adder	9	4	28	63	78.22%	4.1 E+18	5.1 E+17
8-bit fast carry skip adder	17	8	56	127	80.92%	1.0 E+18	2.4 E+39


<sup>+</sup> تخمین زمان بر حسب ثانیه گزارش شده است.

MEFISTO Tool,” Twenty-Fourth International Symposium on Fault-Tolerant Computing, 1994.


6. S.J. Seyyed Mahdavi ; K. Mohammadi ; “Improved single-pass approach for reliability analysis of digital combinational circuits,” Microelectronics Reliability Volume 51, Issue 2, February 2011, Pages 477-484.

7. J. Gracia; J.C. Baraza; D. Gil; P.J. Gil; “Comparison and Application of different VHDL-Based Fault Injection Techniques,” Proceedings of the 2001 IEEE International Symposium on Defect and Fault Tolerance in VLSI Systems.

8. <http://www.ht-lab.com/freeutils/vh2sc/vh2sc.html>  
 9. <http://www.eecs.umich.edu/~jhayes/iscas/>



شکل ۳: ساختار مدارهای خودرس جهت تشخیص هم‌زمان خطا



شکل ۴: ساختار دوپلکس جهت تشخیص هم‌زمان خطا

### مراجع

- Reinaldo Perez; “Methods for Spacecraft Avionics Protection against Space Radiation in the Form of Single-Event Transients,” IEEE TRANSACTIONS ON ELECTROMAGNETIC COMPATIBILITY, VOL. 50, NO. 3, AUGUST 2008.
- Dominik, L.; “System mitigation techniques for single event effects,” Digital Avionics Systems Conference, 2008, Page(s): 5.C.2-1 - 5.C.2-12.
- Shafik, R.A.; Rosinger, P.; Al-Hashimi, B.M.; “SystemC-Based Minimum Intrusive Fault Injection Technique with Improved Fault Representation,” On-Line Testing Symposium, 2008.
- Dongwoo Lee; Jongwhoa Na; “A Novel Simulation Fault Injection Method for Dependability Analysis,” Design & Test of Computers, IEEE Journals; 2009, Page(s): 50 – 61.
- Jenn, E. ; Arlat, J. ; Rimen, M. ; Ohlsson, J. ; Karlsson, J. ; “Fault Injection into VHDL Models: The