

محاسبه‌گرهای آنالوگ حالت جریان

چکیده

این پایان‌نامه به طراحی محاسبه‌گرهای آنالوگ حالت جریان قابل پیکربندی و قابل برنامه‌ریزی با کمک مدارهای MTL و MITE در قالب ساختارهای FPAA می‌پردازد. در حوزه مدارهای MTL، با توجه به فقدان طرحی سیستمی و تلفیقی برای مدارهای محاسبه‌گرهای مبتنی بر MTL درون FPAA، ساختاری پیشنهاد شد تا علاوه بر رفع این کمبود، قابلیت تحقق انواع مختلف توابع محاسباتی را درون ساختار FPAA با استفاده از کمترین منابع درون تراشه دارا باشد. با پیشنهاد سلول تراخطی متقارن ستونی (SCMC) به عنوان یک بلوک پایه و چند منظوره در کنار آرایه ترانزیستورهای PMOS در طراحی چهار CAB به کار رفته در ساختار این FPAA، توابع مجذورساز، میانگین‌هندسی، جذرساز، قدر مطلق‌گیر، ضرب و تقسیم، جمع و تفریق عددی، جمع و تفریق‌برداری n بعدی و دو نوع تبدیل-RMS-DC تحقق یافته و با گسترش این توابع، توابع ترکیبی پیچیده‌تر از قبیل حاصلضرب و تقسیم توان‌های مختلف، توابع چند جمله‌ای و مجموع توان‌های مختلف توسط این ساختار قابل تحقق می‌باشند. طراحی و جانمایی ساختار FPAA با کمک مجموعه نرم‌افزاری Cadence IC Design انجام شده است. این ساختار در فناوری استاندارد CMOS نیم میکرون در مساحت ۲/۲۵ میلی‌مترمربع طراحی و ساخته شده است. این تراشه شامل بخش‌های آنالوگ برای تحقق SCMC و اجزای مورد نیاز CAB و همچنین مدارهای دیجیتال برای برنامه‌ریزی ساختار FPAA حاصله می‌باشد. برنامه‌ریزی تراشه مبتنی بر SRAM بوده و توسط یک پروتکل ارتباط سریال انجام می‌شود. تراشه دارای ۴۰ پایه بوده و شامل بیش از ۷۰۰۰ ترانزیستور است. تراشه برای ولتاژهای تغذیه استاندارد فناوری نیم میکرون با مقادیر ۳/۳ و ۵ وولت آزمایش شد. همچنین با تغذیه ۲/۵ ولت نیز با اعمال جریان‌های ورودی محدود قابل استفاده است. جریان‌های ورودی در گستره ۱-۷۰۰ μ A قابل تنظیم و استفاده هستند. قدرت محاسباتی استثنایی این ساختار که از نوآوری‌های برجسته آن می‌باشد، در حدود 600MMAC/mW محاسبه شده است. در حالی که پرقدرت‌ترین پردازنده‌های دیجیتال در بهترین شرایط و در فناوری‌های کوچک‌تر قدرت محاسباتی حدود 8MMAC/mW دارند.

دانشجو: مصطفی شاطریان

استاد راهنمای: دکتر سید جواد ازهري

اعضاء هیات داوری: دکتر احمد آیت الله؛ دکتر سید ادیب ابریشمی‌فر؛

دکتر ستار میرزا کوچکی؛ دکتر امید هاشمی پور؛ دکتر حسین شمسی

ساعت:

دوشنبه ۹۲/۱۲/۱۲

تاریخ دفاع:

محل: سالن سمینار ابن سینا دانشکده برق